10 月 7 日，韩国科学技术院（KAIST）与初创公司 TDS Innovation 的研究团队在《自然》杂志发表题为“通过蚀刻流程对二维半导体进行空间决定性核化”的论文。该研究展示了一种控制二维半导体晶体生长起始位置的方法，旨在解决下一代芯片制造中材料均一性与性能的关键障碍。
二维半导体的生长挑战
所谓二维材料并非字面意义上的二维，而是指原子级厚度的薄膜。以石墨烯为例，尽管其由单层碳原子构成，但因缺乏本征带隙，难以直接用于常规开关晶体管。相比之下，二硫化钼（MoS2）等过渡金属二化物（TMDs）的单层结构具备带隙，被视为未来晶体管及纳米级设备的理想候选材料。
然而，在晶圆上生长二维半导体时，晶体核化事件通常在随机地点发生。这导致多个晶粒同时形成，随着生长过程相互碰撞并产生晶界，严重降低了材料的电学性能和器件均一性。
EF-SCN 技术实现单晶可控生长
为克服上述难题，研究人员开发了“蚀刻流媒单中心核化”（EF-SCN）工艺。该技术利用氧化物屏障释放氧气产生的横向蚀刻流，抑制除图案几何中心以外所有区域的核形成，从而确保每个图案生长区域内仅生成单一晶体。
基于这一工艺，团队成功构建了工作场效应晶体管（FET）。测试数据显示，该晶体管的载流子迁移率——衡量电荷在材料中移动速度的指标——高于此前报道的选择性生长 MoS2 晶体管。在另一项独立测试中，于两厘米基板的 400 个有图案部位中，397 个部位实现了单晶生长，良率达到 99.3%。
面向 2030 年的商业化展望
尽管目前尚未进入商业芯片生产阶段，但该技术在扩大规模方面展现出潜力。TDS Innovation 联合首席执行官、论文共同作者 Kibum Kang 表示：“基于这种控制晶体生长位置的能力，我们将能在指定区域均匀形成高质量的二维单晶，并将其发展为下一代半导体工艺，从而实现逻辑与存储单元的更紧密集成。”
TDS Innovation 致力于开发二维半导体设备及材料，提出将二维半导体堆叠在芯片上以优化逻辑和内存的结合方式。此外，二维材料也在互补场效应晶体管（CFET）研究中受到关注。CFET 采用 n 型和 p 型晶体管垂直堆叠而非水平并置的结构，IBM 和 Intel 已展示过类似的 3D 堆叠技术。
TDS Innovation 高管 Jony Jung 透露，公司目标是在 2030 年左右实现二维半导体的商业化应用。他指出，包括物理人工智能和机器人在内的 AI 需求增长可能加速这一技术的普及进程，但具体投产时间仍取决于后续验证结果。
