在放弃 4F2 存储单元路线后，美光科技（Micron）正调整其 DRAM 技术演进策略，以应对未来十年内竞争对手对更小晶体管尺寸的追求。根据最新披露的技术路线图，美光计划在其即将推出的 1ε DRAM 工艺中引入晶圆键合技术，并在后续节点采用高数值孔径极紫外光刻（High-NA EUV）。与此同时，公司正在开发垂直高带宽内存（vHBM）和垂直边缘推理内存（vEIM），旨在将内存直接集成到处理器上。
- 领先的造业路线图
- Nvidia 企业 GPU 和 CPU 路线图
- AMD 的企业 GPU 和 CPU 路线图
- <p>英特尔路线图深度解析：14A 工艺、Nova Lake、Diamond Rapids 及 AI 加速器推进</p>
- 联合包装光学 (CPO) 造厂的路线图
美光总裁兼首席技术与产品官斯科特·德博尔（Scott DeBoer）在本周的公司活动中指出：“DRAM 目前正接近原子极限。尽管我们对继续扩展平面节点充满信心，但我们正专注于确保从成本和性能角度，在最佳时机引入 3D DRAM。”
晶圆键合、High-NA EUV 与新材料应用
美光目前的 1γ DRAM 工艺已进入大规模量产阶段，其继任者 1δ 工艺计划于 2027 年下半年开始量产。1δ 工艺承诺将比特密度提升 20%，并针对未来的 AI 内存产品进行优化，包括 HBM5、vHBM 和 vEIM。
在 1δ 之后，美光计划在处于开发阶段的 1ε 工艺中引入晶圆键合技术。不过，该公司尚未透露具体的实施细节或预期的技术改进幅度。
对于下一代 ζÅ（Zeta Angstrom，美光第一代 10nm 级 DRAM 节点）和 ηÅ（Eta Angstrom，美光第二代 10nm 级 DRAM 节点），美光计划分别采用 High-NA EUV 光刻技术和新材料，以进一步缩小 DRAM 单元尺寸。此外，美光还与奥尔巴尼纳米科技中心（Albany NanoTech）合作，探索未来 5 到 10 年内可能用于 DRAM 生产的基础性或竞争性前知识产权制造技术。
德博尔表示：“我们与奥尔巴尼纳米科技中心的合作重点在于先进光刻技术。特别是在奥尔巴尼，我们的团队致力于面向未来 5 到 10 年的技术研发。”
美光也在研发 3D DRAM 技术，路线图中标注了 3D1 和 3D2 两代产品。然而，公司未披露具体架构或发布时间表，仅表示将在 3D DRAM 的制造成本、复杂性和性能相对于传统平面 DRAM 具备足够优势时才会正式推出。
德博尔补充道：“我们在路线图上看到了 3D DRAM，但这实际上是一条并行路径。我们将以理想的方式实现它，即在成本、复杂性和设备性能之间取得平衡。”
垂直化趋势与关键挑战
除了新工艺技术，美光还在开发适用于特定用例的全新 DRAM 产品类型，包括垂直 HBM（vHBM）、垂直边缘推理内存（vEIM）以及各种定制 HBM（cHBM）解决方案。
vHBM 将内存堆叠直接放置在处理器（如 AI 加速器和 AI GPU）上方，而非传统的侧边放置。这种方法有望通过缩短连接距离大幅降低延迟并提升带宽。然而，这种布局带来了显著的热管理挑战，并限制了可集成的内存堆数量。因此，美光预计 vHBM 将作为传统 HBM 的补充，后者仍将为许多 AI 加速器提供主要的内存容量。
另一项在研技术是 vEIM，其架构和封装特性与 vHBM 相似，但应用场景不同。vHBM 优先考虑高性能 AI 加速器的最大带宽，而 vEIM 则专注于自动驾驶汽车、机器人及其他功耗受限设备的边缘 AI 处理器的能效。尽管如此，第一代 vEIM 的目标规格高达 2 TB/s 带宽和 <1pJ/bit 能耗，这与 HBM4 的性能相当（在 2,048-bit 接口上实现 8 GT/s）。美光计划根据客户对带宽、容量和功耗的具体需求来优化这些产品。
这两种垂直内存架构均依赖先进的封装技术，特别是混合键合（hybrid bonding），以实现远高于传统微凸点（micro-bump）的连接密度。热管理对于 vHBM 尤为关键，为此美光正在开发专门的散热结构，通过 DRAM 堆栈将热量从内存基底模块的热区传输出去。
目前尚不清楚 vHBM、vEIM 或 cHBM 何时进入商业生产。这类内存技术的发展表明，未来的内存性能提升将越来越依赖于先进封装以及与处理器的紧密集成，这需要 DRAM 制造商与逻辑芯片开发者之间的深度合作。这一趋势将使内存从通用商品转变为 ASIC 设计中的关键组成部分。
