据 DigiTimes 报道，中国科学院微电子研究所（IMECAS）开发出一套实验性工艺流程，成功利用浸没式深紫外（DUV）光刻技术制造出堆叠纳米片沟道全环绕栅极（GAA）晶体管，并展示了功能器件。该工艺旨在为中国芯片制造商在缺乏 EUV 光刻机的情况下，最终实现 3 纳米及以下先进制程提供技术路径。
尽管 IMECAS 已验证了功能性 GAA 器件的存在，但并未披露关键的几何参数，因此无法直接与其他厂商的 3nm 级晶体管进行横向对比。此外，这一实验流程并非用于构建研究芯片的定义工艺流，更非完整的 3nm 级量产制造方案。然而，这一成果仍具有重要意义，它证明了中国有能力在不依赖西方公司先进工具的前提下，探索半导体技术的自主发展分支。
早期工艺集成已完成
在国家重大专项项目 02 首席工程师叶天春于北京 IC World 会议上透露，IMECAS 已完成基于 DUV 光刻制造的堆叠纳米片沟道 GAA 晶体管的“早期工艺集成”。研究人员获得的器件数据显示，其离子/电子比分别为 9.7×10^5 和 7.6×10^5，均超过了 5×10^5 的阈值，这表明堆叠纳米片的栅极控制功能正常。这些数据证实实验中的晶体管能够有效区分导电与非导电状态，但尚不足以说明其晶体管密度或物理尺寸是否达到商用 3nm 级技术的标准。
值得注意的是，IMECAS 未公开栅长、金属间距、纳米片尺寸、晶体管密度、SRAM 密度或其他关键几何特征，这使得外界无法将其器件与 Intel、三星代工或台积电的 3nm 级生产节点进行精确比较。因此，这一成就应被视为对基于 DUV 光刻技术的堆叠纳米片 GAA 工艺流的验证，而非中国已开发出无需 EUV 即可实现的 3nm 工艺的确凿证据。
此次实验的核心价值在于探索如何在没有 EUV 光刻技术的情况下制造面向未来 3nm 级及更先进节点的 GAA 器件，这在以往从未有过量产先例。随着晶体管尺寸缩小，GAA 结构通过让栅极环绕纳米片沟道，能提供优于 FinFET 的静电控制能力。IMECAS 自 2020 年起便致力于研发这一转型所需的技术，重点聚焦于 3nm 以下节点，这也是其公告中提及 3nm 目标的原因。
降低对国外先进工具的依赖
近年来，IMECAS 的工作重心明显倾向于减少中国对西方公司设计的工具、软件及其他技术的依赖。
叶天春还提到了架构创新、设计技术协同优化（DTCO）、系统技术协同优化（STCO），以及从成熟制造技术中“提取更多价值”的策略。目前，IMECAS 的成果展示了一条基于 DUV 的研究路径，用于开发适用于未来 3nm 级技术的堆叠纳米片 GAA 晶体管，但这并不等同于中国已经开发出即便在长期未来也具备量产条件的 3nm 工艺。
即使 IMECAS 最终能通过 DUV 展示出适当缩放的 GAA 器件，或披露当前工作的关键几何参数，这距离准备生产的 3nm 级技术仍有相当远的距离。商业制造需要将光刻技术与沉积、蚀刻、清洗、计量、工艺控制、材料选择、温度管理等多个步骤及参数进行深度整合。目前，IMECAS 尚未证明这种全流程的制造能力。
