上月，美光科技（Micron）正式披露了其未来数年的 DRAM 与 NAND 闪存技术路线图。这份规划中最引人注目的变化在于，美光计划大幅扩展其定制化 DRAM 和 NAND 产品组合。这一战略调整旨在响应人工智能开发者日益增长的需求，即针对特定处理器架构和工作负载提供高度优化的内存与存储解决方案。
美光表示，在确保平面节点演进的同时，公司将重点评估从成本效益和性能角度引入 3D DRAM 的最佳时机，并持续推进 XYZ 维度的微缩技术发展。
DRAM 路线：放弃 4F2，转向高 NA EUV、晶圆键合及 3D 堆叠
值得注意的是，美光决定放弃采用 4F2 存储单元生产 DRAM 的计划。与三星、SK 海力士以及长鑫存储（CXMT）不同，美光认为该方案在当前阶段缺乏可行的扩展路径。相反，其未来几年的路线图将聚焦于晶圆键合、高数值孔径（High-NA）EUV 光刻、新材料应用以及最终的 3D DRAM 技术。
根据规划，美光将于 2027 年下半年开始大规模量产下一代 1δ（1-delta）存储器。随后的 1ε（1-epsilon）、ζÅ（zeta-angstrom）和 ηÅ（eta-angstrom）技术节点目前处于不同的开发阶段。与此同时，公司正在研发两代 3D DRAM 技术，以期最终取代传统平面内存架构。
目前，美光的 1γ（1-gamma）DRAM 工艺已进入大批量制造（HVM）阶段，这是该公司首个采用 EUV 光刻技术的 DRAM 节点。此前，美光主要依赖多重图案化 DUV 光刻技术，以维持与依赖关键层 EUV 的三星和 SK 海力士之间的竞争力。
下一代 1δ 工艺正处于产量爬坡阶段，预计 2027 年下半年进入 HVM。相比 1γ，1δ 技术预计将比特密度提升 20%。通过引入先进的高 K 金属栅极（HKMG）CMOS、新材料、埃米级过程控制及设备智能化，该技术有望进一步提升性能、能效比，并最终改善良率与成本结构。
美光计划在美国本土生产 1δ DRAM，并将其应用于新一代 DDR、LPDDR、图形内存、HBM5、垂直 HBM（vHBM）以及垂直边缘推理内存（vEIM）等产品中。为支持 HBM5、vHBM5 和 vEIM 的制造，该节点还将集成硅通孔（TSV）等技术特性，以优化热性能。
后续的 1ε 工艺将依赖晶圆键合技术，允许美光在独立晶圆上分别制造不同结构后再进行整合。这种方法提高了设计与制造的灵活性，但美光尚未披露具体的键合对象及其对密度、性能和功耗的具体改进幅度，也未公布明确的生产时间表。
ζÅ 节点目前处于早期开发阶段，计划引入 High-NA EUV 光刻技术以进一步缩小关键尺寸。关于所需的光刻层数、预期的密度增益及量产时间，官方暂未透露。不过可以确定的是，该节点至少在 2030 年之前不会问世，而三星和 SK 海力士计划在 2028 年左右在其 DRAM 工厂采用 High-NA EUV 技术。
在平面 DRAM 路线图中，ηÅ 代表了最远期的技术世代，目前仍处于探索阶段。在引入 High-NA EUV 后，美光打算依靠其他微缩手段继续推进。虽然提到了新材料的应用，但未具体说明材料类型或其对器件结构的影响。这些材料可能包括新的光阻剂、沉积前驱体、介电或导电材料，旨在制造更小的晶体管和电容器，从而提升 DRAM 单元密度。
总体而言，美光的路线图仍侧重于基于 6F2 单元的 DRAM 持续开发，这与 CXMT、三星和 SK 海力士的策略存在显著差异。
3D DRAM：3D1 与 3D2 架构即将登场
与传统平面 DRAM 开发并行，美光正在推进名为 3D1 和 3D2 的两代 3D DRAM 技术。不同于平面 DRAM 主要依靠缩小单元尺寸来提升位密度，3D DRAM 将通过垂直维度在特定区域内容纳更多存储单元。当其在制造成本和性能上具备与传统 DRAM 竞争的能力时，美光计划正式导入该技术。目前，具体的架构细节、层数及密度目标尚未公开。
尽管美光已勾勒出直至 2030 年的内存架构愿景，但其 DRAM 制造路线图中仅对 1δ 工艺给出了确定的量产窗口（2027 年下半年）。后续平面节点及两代 3D DRAM 的具体生产日期均未披露。
定制化 HBM 与垂直内存架构
除了常规 DRAM，美光还计划将其未来制造技术应用于 HBM4E、HBM5、HBM5E 以及全新的垂直集成内存架构。从 HBM4E 开始，公司将同时提供标准品和定制化的 HBM 产品，随后推出定制的 HBM5E、vHBM 和 vEIM。这标志着定制化内存将在大规模量产产品中重新占据重要地位。
定制化 HBM4E（cHBM4E）允许客户缩减内存 I/O 宽度，或将额外逻辑功能集成到内存基底芯片中，以释放宝贵的模块空间用于计算，从而优化特定 AI 加速器的性能和功耗。美光总裁兼首席技术与产品官 Scott DeBoer 指出，部分逻辑功能原本位于 ASIC 内部，将其移至更接近内存的位置有助于提升系统整体效率。
DeBoer 表示：“当我们共同设计基底芯片时，通常是从 GPU 电路中卸载某些逻辑元素到基底芯片上，使其更靠近内存。在垂直 HBM 的时间框架内，将更有意义的功能移到底部模块仍然是现实可行的。”
为支持这些功能，美光计划在标准和定制 HBM 产品的基底芯片中使用先进的 CMOS 制造工艺，虽未披露具体节点，但将根据客户需求选择最具成本效益的方案。例如，HBM4E 预计需要更先进的 CMOS 技术以满足其性能和功率目标。
稍后，美光拟推出垂直 HBM（vHBM），将存储器直接堆叠在 ASIC 和 CPU 之上，而非像传统方式那样放置在中介层旁边。这种架构凭借密集的垂直连接和相邻位置，有望实现更高带宽和更低延迟，但也带来了供电和散热的重大挑战。为此，美光计划利用混合键合技术，结合先进互连、集成散热器和热感知设计来解决这些问题。值得注意的是，美光预计传统 HBM 和 vHBM 将在某些设计中并存：vHBM 提供最大带宽，而传统 HBM 满足容量需求。
另一项在研技术是垂直边缘推理内存（vEIM），它与 HBM 共享许多封装和集成技术，但更侧重于能效而非极致带宽。美光第一代 vEIM 旨在提供相当于 HBM4 级别的 2TB/s 带宽。
这两种架构均需与客户紧密合作，以针对特定应用优化内存、逻辑、封装和热特性。美光针对特定客户的开发工作不仅限于 HBM 和 EIM。
例如，美光正与 Meta 合作，针对数据中心应用优化 LPDDR6，重点关注可靠性、可服务性和可用性。相比 LPDDR5，美光预计 LPDDR6 功耗将降低约 35%，这对高密度内存部署至关重要。此外，公司还计划与主要客户合作开发 DDR6，目标是实现 DDR5 两倍带宽，以更精准地满足市场需求。
DeBoer 强调，美光现在从产品定义的早期阶段就与客户展开合作，涵盖联合设计、开发、验证及量产全过程。这种模式与公司三四年前与客户的互动方式截然不同。“在我们的 AI 共同发明机会中，我们正在共同想象、共同设计、共同开发、共同验证，然后规模化交付，”DeBoer 说道，“这个机会真的是独一无二的。”
先进 CMOS：外围电路性能提升超 10 倍
除了缩小 DRAM 单元和开发垂直内存架构外，美光还在为外围电路开发先进的 CMOS 技术。路线图包括几代带有高 K 金属栅极晶体管的 DRAM CMOS 逻辑，随后是第一代和第二代 3D CMOS 技术。
美光预计，这些进展将在 2020 年至 2030 年间使其 CMOS 逻辑性能提升超过 10 倍，从而帮助公司满足面向 AI 的内存产品对带宽和功耗日益增长的需求。
3D NAND：第 11 代迈向 400+ 层，专为 AI 优化
虽然重心在 DRAM，美光也分享了即将到来的 NAND 创新细节，包括第 11 代（G11）400+ 层 3D NAND、G11 之后的演进以及面向 AI 的高带宽或高 IOPS NAND 存储器。
美光的下一代 G11 (N170) 3D NAND 技术与目前的 G9 (N160) 工艺有显著区别。公司计划将主动存储层数量从 276 层增加到 400 多层，引入晶圆对晶圆（W2W）键合技术，并实施行业领先的存储单元场设计。
这些改进预计将使 G11 3D NAND 的比特密度相比 G9 翻倍。在 3D TLC 设备中，密度可能从 21 Gb/mm² 提升至 42 Gb/mm²，一旦技术成熟并达到量产规模，每位制造成本将大幅降低。
除增加存储密度外，G11 的目标还包括将 I/O 速度相比 G9 提升 50%，潜在传输速率约为 5,400 MT/s。此外，每位数据传输能耗预计减少 25% 以上，这对于需要移动大量数据的大容量 SSD 和 AI 存储系统而言是重要改进。
G11 的关键变革之一是采用 W2W 键合，使美光能够在另一晶圆上制造存储阵列、外围及 I/O 电路，然后将两者结合。鉴于中国制造商长江存储（YMTC）已采用此方法以最大化容量和性能，美光及其他内存厂商跟进采用并不令人意外。
美光预计将于 2027 年下半年开始大规模生产 G11 3D NAND。
G11 之后的演进：新材料与 XYZ 微缩
美光计划通过新材料、更密集的存储单元架构以及更节能的设备与数据路径组合，继续改进超越第 11 代的 3D NAND。具体而言，公司正在研究高流动性材料以改善未来存储设备的电气特性，以及旨在增加存储密度的超高密度单元架构，以突破单纯增加层数带来的密度限制。
同时，更高能效的电路和数据路径应有助于抵消因 NAND 容量增加和接口提速所带来的功耗增长。
DeBoer 表示：“除了 G11，我们有一个强大的路线图，今天不会详细介绍，但真正专注于单元架构的新材料，并继续专注于 XYZ 扩展。目前的行业方向和美光的方向是通过增加层次以及缩小单元尺寸来扩展。”
公司未确定计划引入的具体材料，也未解释它们将如何影响存储单元结构，同样没有为超出 G11 的 NAND 世代提供定量的密度、性能或功率目标。
面向 AI 的 NAND：高 IOPS 与高带宽专用架构
虽然美光尚未准备好分享 G12 或 G13 3D NAND 世代的细节，但透露正在为人工智能应用开发两种专门的 NAND 架构。
第一种是高 IOPS AI NAND 架构，专注于最大的随机 I/O 性能。它使用基于 SLC 的设计和小块处理，以加速向量搜索、图形分析和 AI 上下文管理等工作负载。根据配置，美光预计能提供大约 2500 万至 1 亿 IOPS 的产品，并希望在未来几年内将基于该方法的产品推向市场。
第二种是高带宽 AI NAND 架构，优先考虑带宽而非随机 I/O 性能。美光正在研究通过 TSV 连接的垂直堆叠 NAND 设备，并配备靠近 AI 加速器的逻辑基底芯片。这一概念在某些方面类似于 SanDisk 的 HBF（High Bandwidth Flash）。然而，美光不认为简单地将 NAND 堆栈与 AI 加速器放在同一中介层上能提供足够优势。相反，公司正在探索替代整合方法，使 NAND 更接近计算资源，但不一定占用 AI 加速器宝贵的海岸线（周边或边缘）。
DeBoer 解释道：“[高带宽 AI NAND] 更昂贵，必须与客户合作实施，以确保他们达到目标和成本点，以推动价值主张。我们正在启用一个逻辑基模块的 TSV 质押 NAND 来使内存更接近加速器。我们不认为把它放在 GPU 的海岸线上是有价值的。我们希望将其靠近计算器本身，以利用这种高性能 NAND。”
这些专注于人工智能的 NAND 架构将补充美光传统的 SSD 路线图，其中包括在可预见的未来拥有高达 512TB 容量的驱动器计划。
