美光（Micron）宣布，其下一代 G11 3D NAND 闪存将于 2027 年下半年进入大规模量产阶段。据该公司在本周活动中披露的信息，G11 将在存储密度、I/O 性能及功耗控制三个维度实现显著提升：相比当前一代产品，比特密度翻倍，I/O 性能提升 50%，同时降低能耗。
G11：400+ 层堆叠与晶圆键合技术
为了实现上述目标，美光计划引入晶圆对晶圆（Wafer-on-Wafer, WoW）键合技术，这一思路与长江存储（YMTC）的技术路径有相似之处。此外，美光还在开发新型材料及更密集的存储单元架构，以推动 3D NAND 技术在 G11 之后的持续演进。
- 领先的造业路线图
- Nvidia 企业 GPU 和 CPU 路线图
- AMD 的企业 GPU 和 CPU 路线图
- 英特尔路线图解析：14A、Nova Lake、Diamond Rapids 及 AI 加速器推进
- 联合包装光学 (CPO) 造厂的路线图
“我们已经提到将在合适的时间引入晶圆对晶圆粘合技术。当该技术具备成本效益且能带来对产品规格至关重要的功能时，就是采用的最佳时机。”美光总裁兼首席技术与产品官斯科特·德博尔（Scott DeBoer）表示，“G11 将是世界上最先进的 NAND 技术，基于晶圆对晶圆粘合，并计划于明年下半年升级。”
相较于目前的 G9 (N160) 代际，G11 实现了显著的技术跨越。预计新内存的比特密度将达到 G9 的两倍左右（从 3D TLC 21 Gb/mm² 提升至约 42 Gb/mm²），这将使其在密度上大幅超越铠侠（Kioxia）的 BiCS10 或三星（Samsung）的 V10 方案。同时，I/O 速度有望从 3,600 MT/s 提升至 5,400 MT/s，每位数据传输的能耗将降低 25% 以上。
这些改进不仅适用于客户端和数据中心的传统高容量 SSD，也将满足新兴 AI 导向存储设备对更大带宽和更高能效的需求。
G11 的核心变革在于采用晶圆对晶圆结合技术。这使得美光能够利用不同的工艺节点分别制造 NAND 阵列和外围逻辑电路：使用新的 3D NAND 节点构建存储阵列，利用逻辑制造工艺生产外围电路和 I/O 模块，随后将两者键合在一起。尽管美光此前已多代采用 CMOS-under-array 架构，但晶圆键合提供了独立优化存储阵列与外围逻辑的灵活性，从而在理想情况下进一步提升容量与性能。
另一项关键创新是向超过 400 个 NAND 层的过渡。虽然美光未透露具体的有效字线层数或存储甲板数量，但指出该技术将拥有行业领先的存储单元面积，表明密度提升源于层数的增加以及单元尺寸的缩小。
更多关于 G11 的技术细节预计将在 2027 年披露，届时该产品将开始大批量制造。
超越 G11：新材料与高密度单元架构
美光明确表示，未来的 3D NAND 扩展将不再单纯依赖增加层数，而是需要在 X、Y、Z 三个维度上同步推进。虽然早期扩展主要依靠增加存储层，但后续世代必须在保持制造复杂度的前提下，通过缩小 X 轴和 Y 轴上的单元尺寸来提高位密度。
为此，美光正在研发突破性的高流动性材料、超密集单元架构以及更节能的设备与数据通路。这些技术旨在改善晶体管特性，进一步缩小存储单元尺寸，并减少 NAND 设备内部数据移动所需的能量。
“除了 G11，我们拥有一个强大的路线图，今天不会详细介绍，但它真正专注于采用新材料的单元缩小架构，并继续致力于 XYZ 扩展。”DeBoer 说道。目前行业及美光的共同方向是通过增加层数和缩小单元尺寸来实现扩展。
尽管尚未披露 G11 后续代际的具体架构细节、密度目标或生产计划，但美光的路线图显示，未来 NAND 技术的演进将越来越依赖于材料、单元架构和外围电路的创新，而非仅仅增加层数。与此同时，由于增加有效层数仍是提升存储密度最直接的手段，考虑到市场对基于 3D NAND 存储的强劲需求，预计未来几年内关于最高层数的竞争不会大幅放缓。
