原子级厚度材料突破下一代芯片晶体管瓶颈
东京大学 Vincent Tung 领导的研究团队在《自然》杂志发表最新成果，展示了一种仅有一个原子厚的半导体材料。该材料有望解决制约下一代计算机芯片发展的关键“p型”晶体管瓶颈。
若采用此类原子级薄层半导体制成芯片，可在更小的空间内集成更多晶体管，同时显著降低能耗。然而，长期以来，“p型”晶体管的性能弱点一直是该技术路径的主要障碍。
晶体管的技术瓶颈
现代芯片依赖两种互补工作的晶体管类型：在“n型”晶体管中，电流由带负电的电子携带；而在“p型”晶体管中，电流则由“空穴”（即电子缺失形成的正电荷等效载体）携带。
尽管研究人员已发现多种能高效传输电子的原子薄材料，但适用于“p型”应用的候选材料往往存在明显缺陷：导电性不足、在空气或高温环境下易分解，或难以实现大规模生产。
晶圆级 BCN 薄膜的生长突破
为解决上述问题，研究团队在氮化硼薄层中引入碳原子进行掺杂。为了防止碳原子聚集，团队开发了一种基于蒸汽沉积的“表皮”生长方法：利用一种成分稳定提供氮源，另一种成分缓慢释放碳源。这一工艺成功实现了晶圆尺寸的单层 BCN（硼-碳-氮）薄膜生长，且可直接在有图案的芯片基底上进行制备。
通过原子分辨率显微镜对薄膜结构进行分析后，研究团队在日常条件下制造并测试了 224 个晶体管。结果显示，碳原子在晶格中均匀分布，主要取代了氮原子的位置。由于碳比氮少一个外层电子，每次替换都会在材料中产生一个空穴。
关键在于，这种掺杂并未破坏材料的蜂窝状晶格结构，使得空穴能够自由流动。因此，制成的晶体管兼具强电流承载能力与清晰的开关特性：其“开”状态电流是“关”状态电流的 1 亿倍。大多数器件的性能甚至超过了芯片行业设定的 2031 年目标。
迈向商业化部署的挑战
目前，连接 BCN 材料与周围金属线路的接口尚未优化，进一步改进这些界面有望提升整体性能。
此外，后续研究还需致力于缩小晶体管尺寸，并降低材料生长所需的 1,000°C（1,832°F）高温。现有高温工艺可能损坏底层组件，若能克服这些挑战，该技术将具备足够的可扩展性，从而推动商业化应用。
