AMD Venice-X 回归：3D V-Cache 搭配 5.3GHz 高频，终结数据中心四年空窗期
在上一代产品周期中，AMD 未推出基于 Zen 4 架构的 Turin-X CPU，导致其标志性的 3D V-Cache 技术在数据中心领域自 2023 年 Genoa-X 发布后出现了长达四年的缺席。随着 AMD 计划于明年下半年（注：原文语境下指 2027 年下半年）推出 Venice-X，这一技术将重返高性能计算（HPC）舞台。
Venice-X 在规格上延续了 EPYC 9684X (Genoa-X) 的核心配置，即拥有 96 个内核和 1,152MB 的 L3 缓存。然而，新产品的关键突破在于显著提升了时钟频率、引入了 PCIe 6.0 支持，并将每插槽内存带宽提升至近四倍的水平。
核心参数对比与演进
自 2022 年通过 Milan-X 首次将混合键合技术引入 EPYC 处理器以来，AMD 在一年多后推出了 Genoa-X。此次 Venice-X 的迭代重点并非单纯增加核心数量或扩大缓存容量，而是聚焦于提升运行频率。Venice-X 的最大加速频率达到 5.3GHz，这一特性对于目标 HPC 工作负载尤为有利。
SKU | 系列 | 核心/线程 | 基础 / 加速频率 (GHz) | L3 缓存 | TDP |
| EPYC 7773X | Milan-X | 64 / 128 | 2.2 / 3.5 | 768 MB | 280 W |
| EPYC 9684X | Genoa-X | 96 / 192 | 2.55 / 3.7 | 1,152 MB | 400 W |
| EPYC 9006X (SKU 未知) | Venice-X | 96 / 192 | X.X / 5.3 | 1,152 MB | 未知 (预计 400-600W) |
回顾历史数据，前几代顶级 EPYC-X 芯片的加速频率通常低于同家族的标准版芯片。例如，Milan 标准版可达 4.1GHz，而 Genoa 标准版可达 4.4GHz。Venice-X 则打破了这一规律，以 5.3GHz 的最高加速频率贯穿整个产品线，实现了高主频与大容量堆叠 L3 缓存在 HPC 场景下的统一。
平台特性与内存带宽
目前关于 Venice-X 的具体细节尚待披露，包括基础频率、SKU 数量及确切 TDP 数值。但鉴于其他 Venice CPU 的功耗范围在 400 至 600W 之间，Venice-X 很可能处于该区间。这些芯片预计将继续采用 SP7 插座，与前代 EPYC-X 保持一致。
在平台扩展性方面，Venice-X 提供 96 条 PCIe 6.0 通道。针对企业级市场的较小 SP8 平台则将部分内存通道转换为 PCIe 通道。Venice-X 配备了 SP7 平台上可用的完整 16 通道内存设置，支持速率高达 12800 MT/s 的 MRDIMM，从而实现每插槽 1.6 TB/s 的内存带宽。
HPC 工作负载优势与内部应用
AMD 指出，Venice-X 应对 HPC 负载的关键在于“高频率”与“大容量堆叠缓存”的结合。此前，AMD 在其内部 HPC 集群中分别使用 3D V-Cache 芯片和高频 EPYC 芯片来运行电子设计自动化（EDA）工作负载。AMD 研究员 Phil Steinke 表示，公司通过对这些负载的性能分析，优化 EPYC 设计并推动合作伙伴进行软件适配。
据 Steinke 介绍，功能验证是 AMD HPC 集群最大的算力消耗者，占比超过总计算量的一半，且团队需全天候（24x7x365）运行此类任务。
在一项使用 AMD uProf 监控工具测量的 IPC（每时钟周期指令数）示例中，AMD 声称借助 3D V-Cache，特定工作负载的执行速度提升了 40%，且每秒指令吞吐量翻倍。尽管未明确说明对比的具体芯片型号及应用软件，但该比较是在启用与禁用 3D V-Cache 的 EPYC 集群间进行的。
Steinke 强调，Venice-X 使得单一芯片能够同时在功能验证等依赖缓存优势的负载和对频率敏感的 EDA 负载中保持高性能。而在 Milan 和 Genoa 时代，高频部件通常在频率上略胜一筹，用户往往需要在两者间做出取舍。“现在没有这种二分法了，这正是我们为自己使用的产品感到兴奋的原因。”
性能基准测试
虽然 AMD 尚未公布 Venice-X 的具体基准数据，但提供了更具体的 HPC 对比结果，主要涉及其高频 EPYC 9686F 与 Intel Xeon 6980P 在计算流体动力学等工作负载中的表现。在 AMD 的测试中，EPYC 9686F 在这些基准测试中速度快 1.6 倍，同时核心数少 32 个。
媒体有机会对密集的 EPYC 9996 与 EPYC 9686F 进行了测试。在运行的 HPC 工作负载中，EPYC 9686F 表现令人印象深刻。即便仅测试双路（2P）配置——这也是 Xeon 6980P 所支持的配置——2P EPYC 9686F 完成复杂水力动力学模拟所需的时间仅为 Xeon 6980P 的三分之一。
此外，AMD 表示目前正在利用其人工智能驱动的闪存 DRAM 技术 MEXT 来增加 EDA 工作负载可用的内存容量。当 Venice-X 部署时，公司计划继续使用 MEXT 技术。
发布时间规划
Venice-X CPU 预计将于 2027 年下半年随 SP7 和 SP8 Venice CPU 一同推出。同年下半年，AMD 还将发布 Verano，这是一款利用 SOCAMM2 LPDDR5X 内存技术的 AI 主机节点。
