前英特尔首席执行官帕特·格尔辛格（Pat Gelsinger）近日对佐治亚理工学院纳加雷实验室（Nagare Labs）研发的下一代内存技术表示看好。他认为，尽管历史上许多新型存储技术以失败告终，但基于氧化物半导体的 Z2RAM 有望打破长期停滞的内存创新局面。
“过去 30 年间，广泛部署的内存类型仅局限于 SRAM、DRAM 和 Flash，缺乏实质性的重大创新。”格尔辛格在接受 The Register 采访时指出，“Z2RAM 旨在改变这一现状，它试图结合 DRAM 的高密度、SRAM 的高速度以及 Flash 的可扩展性。”
格尔辛格分析称，虽然高带宽内存（HBM）在密度与性能的结合上目前表现最佳，但其存在功耗高、密度受限以及接口带宽瓶颈等局限。相比之下，Z2RAM 承诺在提供更高密度的同时，优化速度与功耗表现。正因如此，由格尔辛格担任合作伙伴的投资机构 Playground Global 正在资助纳加雷实验室的研发工作。
Z2RAM：兼具 SRAM 速度与 DRAM 密度
纳加雷实验室由佐治亚理工学院教授 Sumem Datta 和 Shimeng Yu 创立，其核心技术建立在多年针对铁电 RAM 和电阻式 RAM 等下一代存储技术的研究基础之上。Z2RAM 采用氧化物半导体构建，并计划通过 3D 混合键合技术直接集成到计算逻辑中。这种架构思路与 AMD 的 3D V-Cache SRAM 堆叠技术类似。
AMD 此前利用先进封装技术，将 64MB 的 SRAM 芯片叠加在 CPU 上方或下方，从而有效提升了缓存容量。Z2RAM 在概念上与之相似，但宣称其比特密度比 SRAM 高出 5 倍。这意味着在相同的物理空间内，Z2RAM 可提供高达 320MB 的容量。
尽管与 Nvidia Rubin（288GB）或 AMD MI455X（432GB）等配备 HBM 的重型加速器相比，320MB 的绝对容量显得较小，但对于依赖片上 SRAM 的推理加速器而言，这是一项显著改进。例如，Nvidia 旗下的 Groq LPU 每芯片拥有约 500MB 的 SRAM，若要大规模服务前沿大语言模型（LLM），往往需要数千个此类加速器集群。若引入 Z2RAM，所需芯片数量理论上可减少 5 倍甚至更多。
鉴于当前 AI 工作负载主要受限于存储带宽与容量，这项技术在应对 AI 基础设施挑战方面具有潜在价值，也因此吸引了大量关注与资金支持。
无电容架构与非破坏性读取
纳加雷实验室实现高密度与高带宽的关键在于其存储单元完全基于晶体管，而非传统的电容器结构。
联合创始人 Sumem Datta 解释道：“从速度上看，它与 SRAM 相当；但从功能机制上看，它更接近 DRAM。”传统 DRAM 单元由一个晶体管和一个电容组成，而 Z2RAM 使用两个晶体管，并利用第二个晶体管的栅极电容来存储电荷。
由于电荷存储在晶体管内部，读取操作是非破坏性的，这避免了 DRAM 读取时电容放电后必须重写数据的步骤，从而获得了更低的延迟。此外，Datta 指出，虽然该技术在外观上可能让人联想到 HBM 或 LPDDR，但其分层构建方式实际上更类似于 NAND 闪存。理论上，这种制造工艺使得 Z2RAM 更具成本效益且易于生产。
商业化之路仍漫长
目前，纳加雷公司持有 500 万美元资金用于进一步技术开发。对于半导体行业而言，这笔资金规模有限，且 Datta 承认该技术仍处于实验室原型阶段，尚未走出校园洁净室。
该公司正在寻找研发工厂合作伙伴，以协助扩大生产规模。根据规划，纳加雷目标是在未来四年内推出可工作的 Z2RAM 样品，并在十年内实现量产出货。同时，公司也愿意直接与芯片制造商合作，将 Z2RAM 集成至其设计中，模式类似于 AMD 与台积电在 3D V-Cache 上的合作。
然而，技术整合面临诸多挑战。Datta 表示，目前行业内尚无标准协议用于将此类新型内存与加速器进行集成。为了发挥高容量、高速内存的优势，必须采用 3D 键合技术，而该技术目前并未标准化。“AMD 确实拥有 V-Cache，但这属于专有技术，”他补充道，“在没有开放行业标准的情况下，Z2RAM 的大规模普及难度极大。”
验证环节同样棘手。虽然这些半导体在热性能和抗辐射能力上表现更佳，但容易出现原子空位缺陷。单个电子效应或少量电子干扰即可导致晶体管栅极电压微小变化，进而扰乱存储单元。因此，研发团队正投入大量精力提升 Z2RAM 的可靠性。
“历史上有很多内存初创企业失败了，”Datta 坦言，“即便拥有惊人的内存技术，若无法满足严格的系统标准，也无法真正进入市场。”不过，他认为随着动态变化和新协议的出现，通往新型内存的道路正在开启。
