长鑫存储（CXMT）总裁曹康近日在接受第一财经采访时透露，公司计划于 2025 年底推出首款基于 4F2 架构的产品，具体形态为 DDR5 RDIMM 服务器内存。该设计利用垂直晶体管技术，理论上可将单元面积减少约三分之一。目前，关于新产品的具体速度、容量等详细规格尚未公布。
4F2 技术与 VSG 晶体管原理
在周六举行的集成芯片与系统会议（ICCAD）上，CXMT 介绍了这款新的 RDIMM 产品。相比当前主流的 6F2 单元，4F2 单元的面积约为其三分之二。该公司早在 2021 年、2023 年和 2025 年就该技术发表了相关研究论文并申请了专利，并在 IEDM 2023 会议上展示了 8Gb 的全阵列研究样品。
曹康指出，CXMT 采用的垂直环绕门（VSG）晶体管具有垂直通道，栅极包裹在通道周围，这种结构允许更强的栅极控制能力并减少漏电。更重要的是，立式晶体管显著缩小了存储单元的尺寸。据悉，CXMT 目前已发布超过 300 个与 4F2 相关的专利家族。
报告还提到，整个 DRAM 行业正朝着 4F2 方向发展。3D 解决方案通过将 DRAM 阵列和 CMOS 逻辑电路分离，并利用晶圆级混合键合技术将它们结合，从而实现逻辑性能和单元密度的独立优化。曹康补充说，CXMT 自身的混合键合工作始于 2019 年，并已申请了相关专利。
CXMT 的市场地位与技术进展
随着制造能力和市场份额的提升，作为中国主要的 DRAM 制造商，CXMT 近期备受业界关注。其第五代 G5 DRAM 技术平台已于今年 9 月公布并进入批量生产阶段。数据显示，CXMT 在全球 DRAM 收入中的份额从第一季度的 7.6% 上升至第二季度的 9.5%，排名全球第四。
去年 11 月，CXMT 曾展示过 DDR5-8000 和 LPDDR5X-10667 产品，证明其已成为现有主要竞争对手不可忽视的力量。
三星与 SK 海力士的 4F2 布局对比
在 2026 年 2 月的 ISSCC 会议上，三星展示了一款 16Gb、10nm 级的 4F2 DRAM 设计。该设计同样采用垂直通道晶体管（VCT），并通过晶圆对晶圆混合铜键合将阵列粘合在外围电路之上。三星声称，在相同设计规则下，键合工艺使每块晶圆的产能压力提高了 20% 以上。今年 4 月，《The Elec》报道三星在 10a 以下工艺的 4F2 VCT 模块已具备工作能力，大规模生产目标定于 2028 年。然而，随后的韩国媒体报道称，VCT 版本已被划分为 D0a-V 节点，且未给出明确时间表，也没有确切的 4F2 采用日期。
在 VLSI 2025 会议上，SK 海力士提出了针对 10nm 及以下节点的 4F2 垂直门平台和 3D DRAM 计划，其电路连接位于电池阵列下方。4 月份的报道指出，SK 海力士计划在 10b 节点首次亮相 4F2 技术，比三星的 10a 节点晚一步。至于微软的相关计划，目前仍缺乏广泛报道的 2026 年声明，细节尚不明朗。
信息缺失与挑战
CXMT 此次公告中未提及的内容或许更值得关注：包括具体的容量、速度、模具密度、工艺节点、命名客户以及预期产量。目前仅有一个大致日期和一个有文献支持的单元设计理念。此外，CXMT 在中国或英语新闻编辑室均未发布正式的产品新闻稿。
据韩国媒体报道，CXMT 的初始产品可能仅在部分环节使用 4F2 技术，实现稳定数量的量产仍面临单独的挑战。在今年剩余的约 11 周内，CXMT 最终能提供何种规格的产品仍有待观察。
