高通与华为达成专利交叉许可，LogicFolding 芯片架构成焦点
据彭博社报道，高通（Qualcomm）已与华为达成协议，授权后者使用其 LogicFolding 芯片堆叠技术背后的专利。这项技术已应用于麒麟 9050 Pro 芯片中，其核心在于将逻辑单元分为两个结合模块，拆解分析显示下层模块主要包含缓存和 I/O 组件。
华为发言人向彭博社表示，双方签署的多年期交叉许可协议范围广泛，涵盖 5G 设备、人工智能服务、近场通信以及共封装光学和网络技术。此外，高通还计划购买特定的华为在美国的人工智能、网络及其他技术专利。值得注意的是，两家公司的官方公告均未提及具体专利名称、LogicFolding 技术或任何使用该技术的芯片型号。
彭博社将此交易视为华为的胜利，指出这是高通首次向华为提供专利许可。据报道，LogicFolding 的主要目标是实现更快的数据传输速度。
Kirin 9050 Pro 采用双裸片面对面键合
Kirin 9050 Pro 芯片被用于今年 9 月发布的华为 Mate XT 2 三折叠智能手机。以深入芯片测试闻名的中国科技评测频道“极客湾”（Geekerwan）对该芯片进行了详细分析。半导体研究人员 Kurnal 也在社交媒体上发表了相关注释。极客湾的截面图显示，两颗芯片裸片面对面结合在一起，上层模块包含执行单元，而 PLL（锁相环）位于下层模块。
2026 年 10 月 2 日
华为半导体业务总裁何庭波于 5 月 25 日在上海举行的 IEEE ISCAS 2026 会议上首次发布了 LogicFolding 技术。根据华为提出的“Tau Scaling Law”，该技术不再以晶体管尺寸作为衡量标准，而是使用信号延迟。华为称这两层是活跃的，并作为一个整体工作。垂直互连创造了更短的信号路径，从而降低能耗。北京大学的“真实 3D”技术设计工具在测试中显示，电线长度减少了 30%。
性能参数与工艺细节
华为的文件描述了一款名为 Kirin 2026 的芯片，其数字指标与 Kirin 9050 Pro 相匹配。华为在上个月的一篇文章中指出，该芯片使用 1.5 微米的混合键合间距，其中约 10~15% 的间距携带信号。数据显示，核心路由时间缩短了 20%，关键路径缩短了 70%。NPU 功耗降低了 66%，GPU 功耗降低了 58%，CPU 核心功耗降低了 41%。在低频低压环境下，NPU 仍保持 29 TOPS 的性能。
华为未明确命名具体的制程节点。其路线图显示，Kirin 2027 将采用 1 微米间距和超过 1 亿个互连；后续版本目标为 720 纳米间距和超过 2 亿个互连。华为计划在 2031 年左右达到 1.4 纳米级密度，并在 Ascend 990 AI 加速器中使用 LogicFolding。据路透社通过 TrendForce 报道，华为旗下的海思半导体（HiSilicon）负责设计 Kirin 芯片，但未说明由谁处理键合过程。
针对麒麟 9050 Pro，极客湾在 Mate 90 Pro Max 手机上进行了实测。分析显示，两颗芯片裸片采用铜对铜的混合键合技术连接，即金属层与金属层直接键合。两颗裸片的键合电路层位于两层厚硅之间，而非直接置于封装基板上。在互连方面，约 80,000 个硅通孔（TSV）贯穿下层裸片，连同其禁布区在内，约占下层裸片可用面积的 8%。
逻辑布局遵循特定分布：在大型 CPU 内核中，执行单元位于顶部，L1 和 L2 缓存直接位于负载/存储单元下方。Kurnal 的死镜分析也将 GPU 和 NPU 的逻辑与其缓存关联。下层模块包含共享的 L3 缓存、12MiB 系统缓存、PLL，以及 LPDDR、PCIe、相机、显示器、UFS 和 USB 接口；上层模块则包含 ISP、调制解调器和内存控制器。极客湾解释称，由于缓存、I/O 和 PLL 产生的热量较少且对工艺不那么敏感，因此被放置在底层，以便在更先进的制程中使用。
每个模块的面积略高于 120 平方毫米，比之前的芯片小 140 平方毫米。两者总面积超过 240 平方毫米，总体增加了 70%。根据华为发布的数据，发射时的密度从 155 升至 238 MTr/mm²，大约高出 53.5%。其他显著变化包括 NPU 面积在两个模具中增加了 150%，极客湾测量其 INT8 算力为 68 TOPS。
行业竞争与技术争议
华为的堆叠方法面临来自竞争对手的挑战。台积电（TSMC）的 SoIC 路线图为 2025 年设定了 6 微米的键合距离，预计到 2029 年将达到 4.5 微米，去年已在 3 纳米芯片上实现量产。英特尔的 Foveros Direct 在 Clearwater Forest Xeon 中实现了 9 微米的铜键合密度，第二代目标为 3 微米。AMD 的第一代 3D V-Cache 使用 9 微米间距的直接铜键合，将 64MB 的 L3 SRAM 堆叠在完整 CPU 上。华为关于 1.5 微米的说法源自其内部论文，与其他厂商的比较需谨慎对待。
高通技术许可执行副总裁兼总经理 John Han 表示，该协议反映了高通对华为在 5G 和其他技术领域持续创新及知识产权的认可。彭博社报道称，至少有一些专利支持了 LogicFolding，但未指明具体专利号。有分析师在 X 平台上评论称，华为的 Tau Scaling 本质上是“行业一直在做的事情的重新包装”。
监管审查与财务影响
在“获得必要的监管批准”后，交叉许可和专利购买交易将继续推进。据彭博社报道，根据《哈特-斯科特-罗迪诺法案》，该交易受到美国联邦贸易委员会（FTC）的审查。这是美国法律规定的合并前最低交易规模门槛，今年为 1.339 亿美元。
据日本日报报道，根据这笔交易，高通将成为净付款人。在许可证到期后，高通的许可收入将在 2025 财年第二季度停止计入华为的版权费。此前，华为长期向高通支付许可费，这一关系始于 2001 年签署的首次协议。华为表示，自 2021 年以来，与许可相关的收入已超过其支出。据报道，芯片堆叠方法背后的专利将纳入此业务范围。
目前，行业正等待 FTC 审查的结果。尽管高通的第四季度财务业绩将于下月初公布，但交易宣布前的具体细节尚不明朗。对于麒麟 9050 Pro 模块的独立分析，可能来自 TechInsights 或 SemiAnalysis 等机构。外界也关注华为下一代 Kirin 2027 是否能满足既定要求。两家公司之间的交易目前缺乏关于专利覆盖范围的细节，公开记录中的信息有助于揭示高通的兴趣性质。
