8 月下旬，架构实验室（Architecture Lab）宣称其设计了一款几乎完全由人工智能开发的芯片。这一事件标志着半导体行业在 AI 应用上的新阶段：从利用 AI 优化布局布线、验证等具体环节，逐步过渡到让 AI 系统更深入地参与整体硬件设计流程。
目前，生成式人工智能已能辅助工程师编写 RTL 代码，而新兴的代理系统则能够自主运行电子设计自动化 (EDA) 工具，分析结果、识别问题并修改设计，从而减少人类干预。尽管人类工程师仍负责定义架构和做出核心设计决策，但行业正逐渐从“人使用 AI 工具”向“AI 参与设计”转变。这种变化形成了一个独特的循环：运行在当前处理器上的人工智能模型，正在协助设计下一代更强大的处理器。
AI 介入芯片开发的历史演变
早在 20 世纪 20 年代初，凯登斯（Cadence）、Synopsys 和西门子 EDA 等软件巨头便推出了工具的 AI 增强版本，领先于生成式 AI 热潮。这些第一代工具主要依赖机器学习 (ML) 和强化学习 (RL) 解决明确的优化问题。
在此阶段，AI 的作用是在给定约束和目标下探索实现选项，以优化功率、性能和面积 (PPA)，同时缩短开发时间。虽然工具能从历史数据中学习以减少迭代次数，但其自主性有限：工程师仍需定义约束、配置流程并决定后续步骤。AI 仅加速特定阶段，人类依然掌控整体流程。
最新一代 AI 增强的 EDA 工具野心更大。生成式 AI 不仅能编写或修改 RTL 及验证代码，还能分析报告、识别故障点甚至建议修复方案。代理系统则能操作多个 EDA 工具，执行工程任务序列，通过反复模拟、评估和修改直至达到目标。这意味着 AI 正从单步优化工具转变为自动化部分芯片开发工作流程的角色。
科技巨头的不同实践路径
2023 年至 2024 年间，Cadence 和 Synopsys 宣布利用其 AI 增强工具完成了数百个芯片设计项目。然而，Google、Nvidia、OpenAI 和架构实验室在 AI 参与程度上的差异显著。
Google 是首家宣布使用 AI 开发 AI 加速器的科技巨头。其 AlphaChip 主要用于物理地板规划，包括放置电路块和优化布局，并不涉及发明整个设计或架构。Google DeepMind 指出，AlphaChip 已应用于前三代 TPU，显示其在特定领域的应用远超通用 EDA 行业。
Nvidia 的做法更具内部特色，其 AI 系统倾向于自动化传统硬件工程师的工作。关键在于，Nvidia 在其专有 RTL、文档及积累的工程知识上训练专门模型，这些数据是商业 EDA 供应商无法获取的。尽管 Nvidia 将专有 GPU、AI 加速器、CPU、DPU 和网络卡的数据转化为训练素材，但该公司在自动化与完全自主设计之间划定了明确界限。
OpenAI 的 Jalapeño 可能是目前最接近真实应用的案例。OpenAI 表示，AI 直接参与了实施、设计空间探索、验证循环及算术电路优化，使公司能在 9 个月内完成从初始设计到磁带输出（Tape-out）。数据显示，相比人类基线，AI 辅助设计使 BF16 乘数性能提升 56%，FP4 点积块提升 21%，FP32 累加器提升 10%；同时矩阵单元面积减少 10%，SIMD 单元面积减少 8%。虽然人类负责架构定义，但 AI 在转化和优化过程中发挥了广泛作用。
架构实验室的“红木”（Redwood）项目则呈现出较大差异。两位人类架构师定义规范后，实验室声称其 AI 自主生成并验证逻辑，生成 RTL，生产固件，并协助驱动程序和内核的开发。与 Google、Nvidia 和 OpenAI 不同，该实验室描述其系统为执行机器学习共同设计的系统，虽未详细说明但暗示可探索架构选择。
值得注意的是，“红木”在不到两周内“生产”，运行超过 10 亿参数的模型，但存在重大限制：它并未作为 ASIC 流片生产，而是采用 FPGA 运行。其声称的相对于 Nvidia Jetson Orin Nano 的 3.4 倍性能优势，是基于预计的 Samsung 8LPP 工艺节点得出的理论值。
结语
当前半导体开发中的人工智能本质上仍是一种优化技术。它能生成 RTL、验证设计、操作 EDA 工具乃至探索架构选项。
行业正接近“机器设计机器”的状态，但远未达到奇点。目前的芯片确实在帮助设计其继承者，但关于下一代芯片的具体形态和功能，最终的决定权仍掌握在人类手中。
